ГОСТ 26.201.2-94
(МЭК 640-79)
МЕЖГОСУДАРСТВЕННЫЙ СТАНДАРТ
СИСТЕМА КАМАК
ПОСЛЕДОВАТЕЛЬНАЯ МАГИСТРАЛЬ
ИНТЕРФЕЙСНОЙ СИСТЕМЫ
МЕЖГОСУДАРСТВЕННЫЙ СОВЕТ
ПО СТАНДАРТИЗАЦИИ, МЕТРОЛОГИИ И СЕРТИФИКАЦИИ
Минск
Предисловие
1 РАЗРАБОТАН МТК 233 «Измерительная аппаратура для основных электрических величин».
ВНЕСЕН Госстандартом Российской Федерации.
2 ПРИНЯТ Межгосударственным Советом по стандартизации, метрологии и сертификации (протокол № 6-94 от 21 октября 1994 г.)
За принятие проголосовали:
|
Наименование государства |
Наименование национального органа по стандартизации |
|
Азербайджанская Республика |
Азгосстандарт |
|
Республика Армения |
Армгосстандарт |
|
Республика Беларусь |
Белстандарт |
|
Республика Грузия |
Грузстандарт |
|
Республика Казахстан |
Госстандарт Республики Казахстан |
|
Кыргызская Республика |
Кыргызстандарт |
|
Республика Молдова |
Молдовастандарт |
|
Российская Федерация |
Госстандарт России |
|
Республика Узбекистан |
Узгосстандарт |
|
Украина |
Госстандарт Украины |
3 Постановлением Комитета Российской Федерации по стандартизации, метрологии и сертификации от 14.09.95 № 473 государственный стандарт ГОСТ 26.201.2-94 введен в действие непосредственно в качестве государственного стандарта Российской Федерации с 1 июля 1996 г.
Настоящий стандарт содержит полный аутентичный текст международного стандарта МЭК 640-79 «Система КАМАК. Последовательная магистраль интерфейсной системы»
4 ВЗАМЕН ГОСТ 26.201.2-84
ГОСТ 26.201.2-94
(МЭК 640-79)
МЕЖГОСУДАРСТВЕННЫЙ СТАНДАРТ
СИСТЕМА КАМАК
Последовательная магистраль
интерфейсной системы
САМАС. Serial Highway Interface System
Дата введения 1996-07-01
|
В байте «Пробел», генерированном последовательным драйвером, разделительный разряд (разряд 7) должен быть в состоянии логического «0», а разряд 8 должен сохранять данные о контроле на нечетность. |
Комбинация двоичных знаков байтов «Пробел», генерированная последовательным драйвером, должна быть 101111112 и эквивалентна 2778.
|
Последовательный крейт-контроллер, которому нужно принять байты «Пробел» в пространстве ответа командного сообщения, должен принять любой неразграничительный байт как замену байту «Пробел». |
Допускаемая замена байтов «Пробел» не требует рекомендуемой комбинации или сохранения нечетности по байту.
В особых системах характеристика каналов связи между D-портами или U-портами требует, чтобы количество битов паузы было ограничено, особенно если используется асинхронная передача.
|
У выходного D-порта в поразрядно-последовательном режиме ПКК длительность паузы между любыми байтовыми кадрами должна соответствовать длительности паузы, полученной одновременно у его входного D-порта. |
Некоторые каналы связи могут быть основаны на 11-битовых кадрах (с двумя стоповыми битами). Они эквивалентны 10-битовой передаче, за которой следует по крайней мере один бит паузы.
Благодаря логическим задержкам в ПКК (см. разд. 25) пауза между двумя определенными байтами потока сообщений совсем необязательно воспроизводится между той же парой байтов на выходе ПКК. Однако настоящее требование гарантирует, что если, например, последовательный драйвер генерирует 11-битовые кадры, последние будут правильно воспроизведены всеми ПКК.
39.2 Неравномерные битовые периоды
|
Последовательный драйвер может генерировать тактовые сигналы, в которых фактические битовые периоды произвольно длиннее битового периода, соответствующего номинальной скорости передачи битов. Последовательный драйвер и ПКК должны принять у D-портов тактовые сигналы такой формы с неравномерными битовыми периодами. |
39.3 Выделение байтовых тактовых сигналов
|
Каждый последовательный крейт-контроллер с входными данными D-порта в поразрядно-последовательном режиме должен уметь выделить байтовый тактовый сигнал из полученных 10-битовых байтовых кадров, которые либо соприкасаются, либо отделены паузами, состоящими из любого произвольного количества битовых периодов. |
Для того, чтобы выделить байтовый тактовый сигнал, необходимо идентифицировать полученные байтовые кадры либо логическим «0» стартовых разрядов, либо контекстом «0 - после - 1» (см. 39.1).
Выделение байтового тактового сигнала у соединителя шифратора местонахождения источника запроса описано в п. 54.8.
Стоповый бит полученного байтового кадра инициирует процесс обработки байта внутри ПКК, но его стартовый бит инициирует поразрядно-последовательную передачу байта на выходной D-порт. Таким образом, при некоторых условиях (например, при приеме начального байта) принятый байт ретранслируется до того, как ПКК исследует его содержимое.
Последовательный драйвер и каждый ПКК должны точно определять синхронизацию формата сообщения байтового потока, получаемого с последовательного канала. Кроме того, при работе в поразрядно-последовательном режиме они должны установить синхронизацию формата байтового потока битов. В настоящем разделе рассматривается способ установления, сохранения и проверки этих двух уровней синхронизации.
В поразрядно-последовательном и побайтно-последовательном режимах каждое сообщение передается с определенной последовательностью разграничительных и неразграничительных байтов. Для того, чтобы выделить сообщение из потока байтов, каждый блок-приемник должен идентифицировать правильно эту последовательность и таким образом установить и сохранить синхронизацию сообщений.
40.1 Сохранение синхронизации сообщений
|
После установления синхронизации сообщений блок-приемник должен после приема сообщения, заканчивающегося разграничительным байтом, обращаться со следующим неразграничительным байтом как с заглавным байтом нового сообщения. Идентифицировав заглавный байт сообщения, он должен обрабатывать следующий разграничительный байт как конец сообщения. |
40.2 Потеря синхронизации сообщения
Потеря синхронизации сообщений происходит тогда, когда блок-приемник не способен правильно идентифицировать заглавный и конечный байты верного сообщения. Это может случиться в том случае, если, например, какой-то неразграничительный байт разрушается и обращается в разграничительный байт или если информационное поле, определяющее длину командного или ответного сообщения, разрушено.
При работе в поразрядно-последовательном режиме очень возможно, что потеря байтовой синхронизации также приведет к потере синхронизации сообщений. Поэтому синхронизация сообщений всегда восстанавливается после восстановления байтовой синхронизации.
Обнаружение потери синхронизации сообщений основано на проверке наличия разграничительных байтов в соответствующих контекстах.
ПКК требуется проверка синхронизации сообщений только во время выполнения цикла команда/ответ, адресованного ему. В общем случае потеря синхронизации сообщений приводит также к нарушению четности по столбцам (см. 61.2).
|
В последовательном крейт-контроллере должна устанавливаться потеря синхронизации сообщений в следующих ситуациях: а) ПКК только что восстановил байтовую синхронизацию; б) ПКК принял разграничительный байт в любое время после приема заглавного байта командного сообщения, адресованного ему, и перед посылкой конечного контрольного байта ответного сообщения. |
40.3 Установление синхронизации сообщений
|
Последовательный крейт-контроллер с потерянной синхронизацией, работающей в поразрядно-последовательном режиме, должен находиться в байтовой синхронизации (см. п. 41.3) при установлении синхронизации сообщений. Когда установлена байтовая синхронизация, ПКК должен обнаружить в потоке байтов по крайней мере один разграничительный байт (обычно это конечный, конечный контрольный байт или байт ожидания), перед тем как заявить о синхронизации сообщений. При этом следующий неразграничительный байт должен быть обработан как заглавный байт сообщений. |
Повышенная гарантия точной синхронизации сообщений достигается требованием обнаружения более чем одного разграничительного байта, прежде чем будет выставлена синхронизация сообщений.
В побайтно-последовательном режиме системные тактовые сигналы указывают на распространение последовательных байтов и использование в ПКК и ПД непосредственно для синхронизации байтов.
В поразрядно-последовательном режиме каждый 8-битовый байт передается в пределах кадра из старт-стопных битов. Для того, чтобы выделить 8-битовый байт из байтового потока, каждый блок-приемник должен правильно идентифицировать кадровые биты и таким образом установить и сохранить байтовую синхронизацию.
41.1 Сохранение байтовой синхронизации
|
Когда установлена синхронизация байтов, последовательный крейт-контроллер или последовательный драйвер, работающие в поразрядно-последовательном режиме, должны после приема байтового кадра обработать следующий бит в состоянии логического «0» в полученном потоке как начало 10-битового байтового кадра. |
Передача правильно представленной последовательности байтов эквивалентна опознаванию первого перехода в передаче бит от «0» к «1».
41.2 Потеря синхронизации байтов
Потеря синхронизации байтов происходит тогда, когда ПКК или ПД не способны идентифицировать граничные биты (старт-стопные биты) в полученном потоке битов.
Когда ПКК или ПД получает бит в состоянии логического «0» в соответствующем контексте, предполагается, что это - начало 10-битового байтового кадра. Обоснованность этого предположения проверяется исследованием десятого бита байта.
В случае обнаружения ошибки ПКК или ПД могут ложно идентифицировать какой-нибудь другой бит при логическом «0» как стартовый бит. В правильно представленном байте десятый бит является стоповым битом и находится в состоянии логической «1». Десятый бит в ложно представленном байте может быть либо логическим «0», либо логической «1». В случае с логическим «0» это означает потерю байтовой синхронизации. В случае с логической «1» нет ясного указания потери или сохранения байтовой синхронизации. Таким образом, ряд неправильно представленных байтов может быть получен до того, как будет обнаружена потеря байтовой синхронизации.
|
При работе в поразрядно-последовательном режиме ПКК должен выполнять проверку представления байтов по 10-му биту каждого полученного байтового кадра. Если этот бит находится в состоянии логического «0», ПКК должен воспринимать как состояние «потерянной» синхронизации. |
41.3 Установка байтовой синхронизации
|
При потере байтовой синхронизации ПКК должен обнаружить в полученном потоке разрядов комбинацию кода 1,11100000, 02, соответствующего байту ожидания с верными старт-стопными битами прежде, чем утверждать состояние байтовой синхронизации. ПКК должен выполнять этот поиск в массивах байтов ожидания одним из следующих способов: а) в каждом битовом периоде - сравнением последних полученных 10 битов с необходимой комбинацией двоичных разрядов. Это - предпочтительный метод, обязательный для ПКК типа L2; б) в каждом полученном байт-кадре (опознанном по стоп-стартовому переходу «0» после «1») - сравнением 8-битового содержания байта и 8-битового содержания байта, и 8-битового кода байтов ожидания. Это - альтернативный метод, не допустимый для ПКК типа L2. |
После того, как байтовая синхронизация установлена, она поддерживается, как описано в 41.1.
|
Последовательный крейт-контроллер, потерявший байтовую синхронизацию или синхронизацию сообщений, должен ретранслировать через выходной порт поток разрядов или байтов, полученный входным портом. Находясь в состоянии потери синхронизации или сообщений, ПКК не должен принимать командные сообщения, адресованные ему, или генерировать ответное сообщение или запрос. Если ПКК уже принял заглавный байт командного сообщения, адресованного ему, а затем потерял синхронизацию, он не должен ни начинать передавать ответное сообщение, ни продолжать передачу ответного сообщения, которое он уже начал. Если ПКК теряет байтовую синхронизацию, он должен выключить буфер задержки. В этом случае, когда ПКК теряет синхронизацию сообщений, он не должен ни включать, ни выключать буфер задержки. |
Типичные варианты реализации ПКК (включая вариант, описанный в пункте А2 приложения А) имеют два типа внутренних передач информации. Один - прямая поразрядно-последовательная передача, при которой передаются все биты из входного порта в выходной порт, и не зависит от байтовой синхронизации. Другой - в основном побайтно-последовательная передача, при которой передастся 8-битовое содержимое байтовых кадров, и зависит от правильной байтовой синхронизации. Таким образом, разрушение потока битов сведено до минимума выключением буфера задержки: когда потеряна байтовая синхронизация, используется прямая поразрядно-последовательная внутренняя передача информации.
Команды, принятые ПКК, адресуются либо к функциональным блокам в крейте КАМАК, либо к внутренним схемам самого ПКК. В первом случае команда выполняется посредством операции в магистрали крейта (МК). Во втором случае выполнение команды не включает действие МК.
Доступ к внутренним регистрам. ПКК осуществляется через субадрес с номером станции N (30). Внутренние одноразрядные схемы без связанного с ними информационного слова управляются и запрашиваются обращением к соответствующим разрядам регистра состояния.
|
Каждый ПКК должен принять и выполнить все команды, адресованные к внутренним регистрам, за исключением того случая, когда ПКК находится в режиме обход. Время цикла для выполнения этих команд не должно превышать времени операции МК, но в определенных операциях (см. 48.2 и 48.3) инициирование ответного сообщения должно быть задержано. Когда команды, приведенные в табл. 7, выполняются успешно, разряды SQ и SX в поле состояния должны иметь содержание, указанное в таблице. Для других команд, адресованных ПКК (при N (24) - N (31) включительно), разряд SX в ответном состоянии должен быть в состоянии логической «1», если команда может быть выполнена ПКК, и в состоянии логического «0», если она не может быть выполнена. |
Таблица 7 - Команды, выполняемые ПКК
Команда
Ответ
N
А
F
SQ
SX
Регистр состояния
Чтение
30
0
1
1
1
Запись
30
0
17
1
1
Селективная установка
30
0
19
1
1
Селективный сброс
30
0
23
1
1
Повторное чтение для данных
90
1
0
DSQ
1
Чтение слова запросов LAM
30
12
1
1
1
Регистр состояния включает совокупность одноразрядных признаков ПКК с таким общим свойством, как доступность по номеру станции N (30) и субадресу А (0). Некоторые разряды регистра предназначены для управляющих схем ПКК, а другие указывают общее состояние схем ПКК. Внутренние схемы, которые доступны через регистр состояния, описаны в разд. 12.
Назначение разрядов в регистре состояния по функциям управления и индикации показано в табл. 8; это управление и индикация осуществляются посредством операций записи и чтения соответственно.
Таблица 8 - Распределение разрядов регистра состояния
Операция записи
Операция чтение
Примечание
Логическая «1» в регистре вызывает
Логическая «1» в регистре указывает
1
Генерирование Z
(Всегда «0»)
Автоматический сброс к логическому «0»
2
Генерирование С
(Всегда «0»)
3
Установку I = 1
Iвых = 1
4
-
DERR = I
Состояние предыдущего ответа
5
-
DSX = I
6
-